模擬IC設(shè)計(jì)工程師/架構(gòu)師
45-60萬(wàn)/年
職位描述:
工作職責(zé): 1、參與基于工藝節(jié)點(diǎn)(14/12nm、7/5nm)的GPU和存儲(chǔ)器等大型芯片中,各種全定制高速高性能混合電路和計(jì)算內(nèi)核模塊的設(shè)計(jì)仿真流片全流程; 2、參與負(fù)責(zé)數(shù)?;旌想娐稩P的前端設(shè)計(jì)、前后仿真、測(cè)試和系統(tǒng)驗(yàn)證的工作,指導(dǎo)協(xié)助完成版圖設(shè)計(jì)并編寫(xiě)相關(guān)技術(shù)設(shè)計(jì)和測(cè)試等文檔; 3、參與先進(jìn)工藝芯片模擬和VLSI電路設(shè)計(jì),含全球最新的DDR1、GDDR6X、Chiplet、HBM1、HDMI、audio codec、高精度PLL、CDR、高速ADC和DAC等。 任職資格: 1、微電子、半導(dǎo)體及理工類相關(guān)專業(yè),本科及以上學(xué)歷,2年以上相關(guān)學(xué)習(xí)或項(xiàng)目經(jīng)驗(yàn); 2、熟悉模塊運(yùn)放、比較器、帶隙基準(zhǔn)、振蕩器、 PLL、DLL、VLSI高速時(shí)鐘電路等常用的設(shè)計(jì)、前后端分析和驗(yàn)證方法; 3、具備較強(qiáng)的模擬基礎(chǔ)和VSLI高速電路理論功底,擅長(zhǎng)考慮非理想條件下的模擬設(shè)計(jì)和VLSI電路分析、理解post layout分析和時(shí)序; 4、有學(xué)習(xí)新的相關(guān)技術(shù)和工具的熱情,具有邏輯和創(chuàng)造性的思維能力,具有英語(yǔ)交流能力,溝通和解決問(wèn)題的能力。 舉報(bào)
工作職責(zé): 1、參與基于工藝節(jié)點(diǎn)(14/12nm、7/5nm)的GPU和存儲(chǔ)器等大型芯片中,各種全定制高速高性能混合電路和計(jì)算內(nèi)核模塊的設(shè)計(jì)仿真流片全流程; 2、參與負(fù)責(zé)數(shù)?;旌想娐稩P的前端設(shè)計(jì)、前后仿真、測(cè)試和系統(tǒng)驗(yàn)證的工作,指導(dǎo)協(xié)助完成版圖設(shè)計(jì)并編寫(xiě)相關(guān)技術(shù)設(shè)計(jì)和測(cè)試等文檔; 3、參與先進(jìn)工藝芯片模擬和VLSI電路設(shè)計(jì),含全球最新的DDR1、GDDR6X、Chiplet、HBM1、HDMI、audio codec、高精度PLL、CDR、高速ADC和DAC等。 任職資格: 1、微電子、半導(dǎo)體及理工類相關(guān)專業(yè),本科及以上學(xué)歷,2年以上相關(guān)學(xué)習(xí)或項(xiàng)目經(jīng)驗(yàn); 2、熟悉模塊運(yùn)放、比較器、帶隙基準(zhǔn)、振蕩器、 PLL、DLL、VLSI高速時(shí)鐘電路等常用的設(shè)計(jì)、前后端分析和驗(yàn)證方法; 3、具備較強(qiáng)的模擬基礎(chǔ)和VSLI高速電路理論功底,擅長(zhǎng)考慮非理想條件下的模擬設(shè)計(jì)和VLSI電路分析、理解post layout分析和時(shí)序; 4、有學(xué)習(xí)新的相關(guān)技術(shù)和工具的熱情,具有邏輯和創(chuàng)造性的思維能力,具有英語(yǔ)交流能力,溝通和解決問(wèn)題的能力。 舉報(bào)
- 你可能感興趣的職位
- 最近瀏覽記錄
-
3-8千/月
-
面議
-
0.8-1.6萬(wàn)/月
-
2-6千/月
-
18-25萬(wàn)/年
-
15-25萬(wàn)/年
-
面議
-
1-1.5萬(wàn)/月
- 公司規(guī)模:100-499人
- 公司性質(zhì):民營(yíng)企業(yè)
- 所屬行業(yè):機(jī)電機(jī)械
- 所在地區(qū):湖北-武漢市